This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

Received at: 1:34AM, 1/26/2001

FROM 吉田·吉竹·有田特許事務所 06-6945-8

2001年 1月26日(金) 1 6/蓄積15:23/文書番号53042486 02 P 2

출력 일자: 2001/1/2

발송번호 : 9-5-2000-034336050

수신 : 서울 강당구 역상1통 648-23 대충빌딩

발송일자 : 2000.12.29 제출기일 : 2001.02.28 402호

이화익 귀하

135-911

2001. 1 . 0 3

특허청 의견제출통지서

출원인

성영 미쓰비시덴키 가부시키가이샤 (출원인코드: 519980960919)

주소 일본국 도쿄도 지요다쿠 마루노우치 2쵸메 2반 3고

대리인

성명 이화익

주소 서울 강남구 역삼1동 648-23 대흥빌딩 402호

춢원번호

10-1997-0049100

발명의 명칭

반도체장치및그제조방법

이 출원에 대한 심사결과 거절이유가 있어 아래와 같이 통지하오니 의견이 있는 경우에는 특허법 제 63조의 규정에 의하여 의견서로, 보점이 필요한 경우에는 특허법 제47조제2항제3호의 규정에 의하 여 보정서를 위의 기간내에 제출하여 주사기 바랍니다.(위의 기간은 매회 1월 단위로 연장신청할 수 있으며, 별도의 기간연장승인통지는 하지 않습니다.)

[이 유]

이 출원의 특허청구범위 제5항에 기재된 발명은 그 출원전에 이 발명이 속하는 기술분야에서 충상의 지식을 가진 자가 아래에 지적한 것에 의하여 용이하게 발명할 수 있는 것이므로 똑허법 제29조제2 항의 규정에 의하여 목허를 받을 수 없습니다.

[바비]

제5함은 제2도전형의 채널윭 갖는 두 개의 트랜지스터에서 게이트 전극은 질소가 도입된 제1폴리충과 제2도전형의 쪼순물이 포함된 제2폴리충으로 구성된 것에 특징이 있으나, 일본특개평09-022999(공개일97.1.21)에는 게이트 전극이 질소가 도핑된 비정질층과 불순물이온이 도핑된 중리실리콘층으로 구성된 MIS 반도체 소자에 관한 기술이 나타나 있습니다.


[청 부]

첨부1 일본독개평09-022999(공개일97.1.21)

꿃.

2000.12.29

특허청 심사4국



<<안내>>

문의사항이 있으시면 & 042-481-5752 로 운의하시기 바랍니다.

27/蓄積15:23/文書番号5304248602 P

Japanese Patent Laying Open Gazette No. P09-22999: DEVICE AND METHOD OF "MIS TYPE SEMICONDUCTOR MANUFACTURING THE SAME"

The following is an extract relevant to the present application.

A first amorphous silicon layer 205 is deposited on a gate insulating film, and a first polycrystalline silicon film 206 is then deposited. nitrogen 207 ionized using the ion implantation method is introduced by approximately 1×10¹⁵ [atoms/cm²] at an acceleration voltage of 50KeV (Fig. Next, a dangling bond of silicon existing on a boundary between the first amorphous silicon layer and the polysilicon is bonded to the introduced nitrogen to form a nitride silicon layer 212 by 3nm. Subsequently, boron ion 211, for example, is introduced as a P type impurity into a P channel transistor portion by $5 \times 10^{15} [atoms/cm^2]$ at 15KeV in order to determine the conductivity of source/drain regions and a gate electrode layer (Fig. 1(b)). In order that the introduction of an impurity into the source/drain regions should be carried out in a self-aligned manner for the gate electrode layer, an N type impurity is introduced into the gate electrode layer of an N channel MOS transistor, and a P type impurity is introduced into the gate electrode layer of a P channel MOS transistor.

FROM 吉田・吉竹・有田特許事務所 06-6945-

(19)日本国特許庁(JP)

(12) 会開特許会報(A)

(11)特許田軍公司會号 **韓爾平9-22999**

(48)公園日 平成9年(1987)1月81日

独强投示信所

(B1) Int.CL* HO1L 29/78 经济配券 **广内航程器**号 FI

801G

HO1L 29/78

青生計念 未結束 前束張の歌13 OL (全 9 頁)

(21) 出數學号

特徵平7-172025

(22) 出国日

平成7年(1985)7月7日

(71) 出額人 090002369

セイコーエプソン保護会社

東京都斯拉区西斯省2丁自4番1号

長海承観が市大和3丁目3番5号 セイコ

一エブソン株式会社内

(74)代理人 弁理士 鈴木 書三郎 (551名)


(56) 【独明の名称】 MIS型半等体裁資及びその製造方法


(57)【要約】


【目的】ゲート電極中の不純物によるゲート下のチャネ ル部への拡散を防ぐ。

【構成】ゲート電極層をアモルファスシリコンとポリシ リコンの2層構造とし、アモルファスシリコンとポリシ リコン層間に酸素あるいは窒素を含む層を介在させる。 P型シリコン基板201上に、N型のウェル拡散層21 5を形成し、ゲート酸化膜204を形成する。この上部 に第1アモルファスシリコン層205を堆積する。次に 第1多結晶シリコン膜206を堆積させ、イオン注入法 を用いてイオン化した窒素207を導入する。こうして、 ゲート電極層208を形成する。次に第1アモルファス シリコン層とポリシリコンの境界に存在するシリコンの 未結合手と注入した金銭を結合させる壁化シリコン層2 12を形成する。

【効果】熱処理によるドーパント不純物が異常な拡散や 増速拡散を起こさなくなりMISトランジスタの特性の 安定化を図ることが出来る。







1

【特許特別状の範囲】

【請求項1】主に導電体一絡起隨一半導体基板が半導体 景子の主要構成要素としてなっており、前記導電体とし て構成される材料は、前配給経験上から少なくとも順に シリコンを主成分として含む第1のシリコン層とシリコ ンを主成分として含む第2のシリコン層とから構成され てなるMIS半導体製子に於て、前配第1のシリコン槽 と第2のシリコン層間には、酸素あるいは空楽を主成分 とする成分が介在してなることを特徴とするMIS型半 道体装置。

【語状項2】主に導電体一絶経験一半導体基板が半導体 集子の主要構成要素としてなっており、前記導電体とし て構成される材料は、前配絶録膜上から少なくとも順に シリコンを主成分として含む第1のシリコン層とシリコ ンを主成分として含む第2のシリコン層とから構成され てなるM I S半導体来子に於て、前記第1のシリコン層 と第2のシリコン層間には、少なくとも空楽の濃度が1 ×1014 [個/cm3] 以上2×1022 [個/cm3] 未 満含まれるしてなる部域が存在してなることを特徴とす るMIS型半導体装置。

【浦太項3】前記。諸太項1 記載のM【S型半導体装置 において、酸素あるいは窒素を主成分とする成分層は6 nm未満であることを特徴とするMIS型半導体装置。 【舒求項4】前記、読求項1 記載のM I S型半導体装置 において、酸素あるいは窒素を主成分とする成分層は、 **強化シリコン、酸化シリコン、強化チタン、窒化タング** ステン、室化モリブデンであることを特徴とするMIS **烈坐道体游器。**

【請求項5】MIS型半導体装置の製造方法において、 少なくともシリコン基板上にシリコン酸化膜を形成する 工程と、第一の多結晶シリコン層あるいは第一のアモル ファスシリコン層を堆積する工程と、第2のポリシリコ ン層を堆積する工程と該第2のポリシリコン層上から緊 条イオンを注入する工程と、数処理をする工程とからな ることを特徴とする MIS型半導体装置の制造方法。

【語校項6】MIS型半導体装置の製造方法において、 少なくともシリコン基板上にシリコン酸化質を形成する 工程と、第一の多結晶シリコン層あるいは第一のアモル ファスシリコン窟を堆積する工程と、第2のポリシリコ ン層を堆積する工程と該第2のポリシリコン層上から酸 崇イオンを注入する工程と、敷処理をする工程とからな ることを特徴とするMIS型半導体装置の製造方法。

【編求項7】MIS型半導体装置の製造方法において、 少なくともシリコン基板上にゲート酸化をする工程と、 第一の多結晶シリコン層あるいは第一のアモルファスシ リコン層を堆積する工程と、該第一の多結晶シリコン層 あるいは第一のアモルファスシリコン風上を酸素プラズ マ雰囲気中に曝す工程と、第2多結晶シリコン層を堆積 する工程と、レジストパターンをマスクにして、前記第 一の多結晶シリコン層あるいは第一のアモルファスシリ

コン層と第2多結晶シリコン層をエッチングする工程と からなるからなることを特徴とするMIS型半導体結構 の制造方法。

【請求項8】MIS型半導体装置の製造方法において、 少なくともシリコン基板上にゲート酸化をする工程と、 第一の多結晶シリコン層あるいは第一のアモルファスシ リコン暦を堆積する工程と、該第一の多結晶シリコン層 あるいは第一のアモルファスシリコン層上を窒素プラズ マ雰囲気中に曝す工程と、第2多結晶シリコン層を堆積 する工程と、レジストパターンをマスクにして、前記第 一の多結晶シリコン層あるいは第一のアモルファスシリ コン肩と第2多結晶シリコン層をエッチングする工程と からなるからなることを特徴とするMIS型半導体装置 の製造方法。

【語求項9】MIS型半導体装置の製造方法において、 少なくともシリコン基板上にゲート酸化をする工程と、 第一の多結晶シリコン層あるいは第一のアモルファスシ リコン層を堆積する工程と、酸素雰囲気中で整酸化する 工程と、第2多結晶シリコン層を堆積する工程と、レジ ストパターンをマスクにして、前配第一の多結晶シリコ ン屠あるいは第一のアモルファスシリコン暦と第2多結 晶シリコン層をエッチングする工程とからなるからなる ことを特徴とするMIS型半導体装置の製造方法。

【諸求項10】MIS型半導体装置の製造方法におい て、少なくともシリコン基板上にゲート酸化をする工程。 と、第一の多結晶シリコン層あるいは第一のアモルファ スシリコン層を堆積する工程と、窒素雰囲気中で熱窒化 する工程と、第2多結晶シリコン層を堆積する工程と、 レジストパターンをマスクにして、前配第一の多結晶シ リコン層あるいは第一のアモルファスシリコン層と第2 多結晶シリコン層をエッチングする工程とからなるから なることを特徴とするMIS型半導体装置の製造方法。 【請求項11】MIS型半導体結構の製造方法におい て、少なくともシリコン基板上にゲート酸化をする工程 と、第一の多結晶シリコン層あるいは第一のアモルファ スシリコン層を堆積する工程と、前記第一の多結晶シリ コン層あるいは第一のアモルファスシリコン層上表面を 少なくとも健康を含む溶液中に浸す工程と、第2多結晶・ シリコン層を堆積する工程と、レジストパターンをマス クにして、前記第一の多結晶シリコン層あるいは第一の アモルファスシリコン層と第2多結晶シリコン層をエッ チングする工程とからなるからなることを特徴とするM IS型半導体装置の製造方法。

【請求項12】MIS型半導体装置の製造方法におい て、少なくともシリコン基板上にゲート酸化をする工程 と、第一の多結晶シリコン層あるいは第一のアモルファ スシリコン層を堆積する工程と、前記第一の多結晶シリ コン層あるいは第一のアモルファスシリコン層上表面を 少なくとも音楽を含む潜放中に澄す工程と、第2多結晶 シリコン層を堆積する工程と、レジストパターンをマス

クにして、前配第一の多結晶シリコン層あるいは第一の アモルファスシリコン層と第2多結晶シリコン層をエッチングする工程とからなるからなることを特徴とするM IS型半導体装置の製造方法。

【請求項13】前記、請求項9、請求項10記載のM1 S型半導体装置において、酸素、窒素を含む溶液として、水、過酸化水素、過酸化水素水溶液、硫酸、硫酸水溶液、アンモニア水溶液、水酸化カリウム水溶液、メタノール、エタノール、イソプロピルアルコール、耐酸水溶液、硫酸水溶液をおもに含有する溶液であることを特徴とするM1S型半導体装置の製造方法。

【発明の詳細な説明】

-K00011

【産業上の利用分野】本発明は、MIS型半導体装置および、その製造方法に関するものである。特に、ゲート電極の構造を改良した半導体装置に関する。

[0002]

【従来の技術】従来より、MIS形トランジスタのゲート電極及び面線の構造として、ゲート酸化類の上にポリシリコン層が形成されたゲート電極が知られている。図5に、従来のMIS型半導体装置の製造方法及び構造をゲート酸化工程以降について網路を示す。

【0003】N型、比抵抗10~20(Ωcm)のシリコン基板101上に、ゲート酸化鎖102を1000℃ 02 雰囲気中で、20nm形成させたのち、ゲート電極層108として、例えば、第1多結晶シリコン層107をCVD(Chemical Vapour Deposition)法によって200nm堆積させた後、この後、燐イオン111をイオン注入法によって、30KeVのエネルギーで5×1015 [個/cm2]注入させる(図5(a))。

【0004】ついで、ポジレジストを用いたフォトリソグラフィーによって所望のパターニングをし、ドライエッチングによって、第1多結晶シリコン暦107をエッチングしてゲート電極層108を形成した。ドライエッチングはCF4ガスを用い、圧力0.8mTorr雰囲気中、150Wのパワーで約60秒行う。

【0005】さらに、900℃水蒸気雰囲気中で30分間酸化し、ゲート電空間208の周囲に約1000の酸化シリコン酸を形成させる。

【0006】 こののち、MOSトランジスターのソース、ドレインとなる部分109をポジレジストをもちいたフォトリソグラフィーによって、開刊した後、イオン化企業を9×1015 [個/cm2] イオン注入する(図5(b))。

【0007】この後、層間酸化シリコン酸1100、たとえばCVD法によって堆積させたのち、コンタクト孔をフォトリソグラフィー、および、ドライエッチングによって開孔し、配線金属例えば、All11を蒸着し、 直線金属をフォトリソグラフィー、および、ドライエッ チング して、配線に必要な部分をのこす(図6 (d))。

【0008】以上従来のMIS型半導体装置の製造方法の概略をしめした。

[0009]

【発明が発決しようとする課題】 従来の半導体装置で は、前記従来例のようにゲート電極層として、多結晶シ リコンを用いている。しかし、特にP型MOSトランジ スタのゲート電性層を3個の不執物原子、たとえばほう 素を用いて多結晶シリコンからなる電極層を形成させた 場合、ほう表は多結器シリコン中の結晶粒界を介して単 結晶中よりも3倍から5倍程度早く拡散するため、ほう 素は紫の場合よりは早くゲート絶縁度に拡散してしま う。しかも、ほう素は絶婦順中を迅速に拡散してしまう ため。海細化されたトランジスタのゲート酸化積中を容 場に通り抜けてしまい値電圧を変化させたり、ほう素が. 銃縁膜中でクラスター化し絶縁機能を失ってしまう、い わゆる突き抜け現象を起こしてしまうという問題点を有 していた。たとえば、前記定施列で950℃の製処理を 行なうと導入させたほう素がゲート酸化填を若干突き抜 けるために、MOSトランジスタのしきい値電圧がO. 1から1ポルト以上も低下してしまっていた。

【0010】さらにゲート電極層として、ポリシリコン と高融点金属とシリコンの化合物の二層構造からなるい わゆるポリサイド電極の場合、多結晶シリコンとシリサ イド間の偏折係数はシリサイドの方が3倍程度大きいた め、多結晶シリコン中の不純物はタングステンシリサイ ド中へより多く取り込まれることになる。これにより、 トランジスタのしきい値で圧を特度良くコントロールす るために、多結晶シリコン中の不納が農度を過剰に設定 する必要があり、ゲート顧のつきぬけが更に悪化してし まうということも問題となっていた。 従来技術では、イ オン注入と熱拡散により一旦ポリシリコン中に不認めが 導入されても、上記の理由でトランジスク多結晶シリコ ンからゲート順中及びシリサイド中へ不管が利用分布し てしょうためトランジスタの微細化とそれにともなう低 電圧動作化の障害の一つになっていた。この現象はトラ ンジスタの微細化にともないポリシリコン膜厚が薄くな ればより顕著になることは自明である。

【0011】そこで、本発明はこのような課題を解決しようとするもので、その目的とするところは、安定した P型、N型多結晶シリコンをもつゲート電極を構成でき る技術を提供するものである。

[0012]

【課頭を解決するための手段】

(手段1) 本発明のMIS型半導体装置は、主に導電体-総保険-半導体基板が半導体素子の主要構成要素としてなっており、前配導電体として構成される材料は、前配給器膜上から少なくとも順にシリコンを主成分として含む第1のシリコン圏とシリコンを主成分として含む

第2のシリコン階とから構成されてなるMIS半導体素子に於て、前記第1のシリコン層と第2のシリコン層間には、酸素あるいは窒素を主成分とする成分が介在してなることを特徴とする。

【0013】(手段2) 本発明のMIS型半導体装置は、主に導電体一路線線一半導体基板が半導体業子の主要構成要素としてなっており、前配導電体として構成される材料は、前配路線線上から少なくとも順にシリコンを主成分として含む第1のシリコン層とから構成されてなるMIS半導体素子に於で。前配第1のシリコン層と第2のシリコン層間には、少なくとも需要の濃度が1×1014 [個/cm3] 以上2×1022 [個/cm3] 未満含まれるしてなる領域が存在してなることを特徴とする。

【0014】(手段3) 本等明のMIS型半導体装置は、前記、手段1のMIS型半導体装置において、酸素あるいは空素を主成分とする成分層は6nm未満であることを特徴とする。

【0015】(手段4) 本発明のMIS型半導体装置は、前記、手段1のMIS型半導体装置において、酸素あるいは空楽を主成分とする成分層は、窒化シリコン、酸化シリコン、窒化チタン、窒化タングステン、窒化モリブデンであることを特徴とする。

【0016】(手段5) 本勢明のMIS型半導体装置の製造方法は、MIS型半導体装置の製造方法において、少なくともシリコン基板上にシリコン酸化膜を形成する工程と、第一の多結晶シリコン層あるいは第一のアモルファスシリコン層を堆積する工程と、第2のポリシリコン層を堆積する工程と数第2のポリシリコン層上から空素イオンを注入する工程と、無処理をする工程とからなることを特徴とする。

【0017】(手段6) 本発明のMIS型半導体装置の製造方法は、MIS型半導体装置の製造方法において、少なくともシリコン基板上にシリコン酸化額を形成する工程と、第一の多結晶シリコン層あるいは第一のアモルファスシリコン層を堆積する工程と、第2のポリシリコン層を堆積する工程と改第2のポリシリコン層上から酸素イオンを注入する工程と、数処理をする工程とからなることを特徴とする。

【0018】(手段7) 本努明のMIS型半導体装置の製造方法は、MMIS型半導体装置の製造方法において、少なくともシリコンを板上にゲート酸化をする工程と、第一の多結晶シリコン層あるいは第一のアモルファスシリコン層を埋検する工程と、該第一の多結晶シリコン層あるいは第一のアモルファスシリコン層上を酸素プラズマ雰囲気中に曝す工程と、第2多結晶シリコン層を堆積する工程と、レジストパターンをマスクにして、前記第一の多結晶シリコン層あるいは第一のアモルファスシリコン層と第2多結晶シソコン層をエッチングする工程とからなるからなることを特徴とする。

【0019】(手段8) 本発明のMIS型半導体装置の製造方法は、MIS型半導体装置の製造方法において、少なくともシリコン整板上にゲート酸化をする工程と、第一の多結晶シリコン層あるいは第一のアモルファスシリコン層を堆積する工程と、該第一の多結晶シリコン層あるいは第一のアモルファスシリコン層中に曝す工程と、第2多結晶シリコン層を堆積する工程と、レジストパターンをマスクにして、前記第一の多結晶シリコン層あるいは第一のアモルファスシリコン層と第2多結晶シリコン層をエッチングする工程とからなるからなることを特徴とする。

【0020】(手段9) 本勢明のMIS型半導体装置の製造方法は、MIS型半導体装置の製造方法において、少なくともシリコン基板上にゲート酸化をする工程と、第一の多結晶シリコン層あるいは第一のアモルファスシリコン層を堆積する工程と、酸素頻型気中で整酸化する工程と、第2多結晶シリコン層を堆積する工程と、レジストパターンをマスクにして、前記第一の多結晶シリコン層あるいは第一のアモルファスシリコン層と第2多結晶シリコン層をエッチングする工程とからなるからなることを特徴とする。

【0021】(手段10) 本等明のM!S型半導体装置の製造方法において、少なくともシリコン基板上にゲート酸化をする工程と、第一の多結晶シリコン層あるいは第一のアモルファスシリコン層を堆積する工程と、室繋界団気中で整金化する工程と、第2多結晶シリコン層を堆積する工程と、レジストパターンをマスクにして、前記第一の多結晶シリコン層あるいは第一のアモルファスシリコン層と第2多結晶シリコン層をエッチングする工程とからなるからなることを特徴とする。

【0022】(手段11) 本発明のMIS型半導体装 置の製造方法は、MIS型半導体装置の製造方法におい て、少なくともシリコン基板上にゲート酸化をする工程。 と、第一の多結晶シリコン層あるいは第一のアモルファ スシリコン層を堆積する工程と、前記第一の多結晶シリ コン層あるいは第一のアモルファスシリコン層上表面を・ 少なくとも酸素を含む消液中に浸す工程と、第2多結晶 シリコン層を堆積する工程と、レジストパターンをマス クにして、前記第一の多結晶シリコン層あるいは第一の アモルファスシリコン層と第2多結晶シリコン層をエッ チングする工程とからなるからなることを特徴とする。 【0023】(手段12) 本発明のMIS型半導体法 器の製造方法は、MIS型半導体装置の製造方法におい て、少なくともシリコン基板上にゲート酸化をする工程 と、第一の多結晶シリコン層あるいは第一のアモルファ スシリコン層を堆積する工程と、前記第一の多結晶シリ コン層あるいは第一のアモルファスシリコン層上表面を 少なくとも窒素を含む溶液中に浸す工程と、第2多結晶 シリコン層を堆積する工程と、レジストパターンをマス

とえば砂東イオン211を15keVで5×1015 (個/cm2)を導入した。(図2(b))この、ソース、ドレイン領域への不純物の導入はゲート電極層に対して自己整合的に行なわれるために、NチャネルMOSトランジスタのゲート電極層中にはN型不純物が、PチャネルMOSトランジスターのゲート電極層中にはP型不純物を活性化させるために、950℃の不活性ガス雰囲気中で20分数処理を行なった。この熱処理によっても、強化シリコン層212の為にトランジスタのしきい値電圧がシフトしたり、いわゆる突き抜け現象が現れる等の特性の劣化はない。

【0035】この後層階絶縁順を形成した後、配線層であるアルミニウムを接続孔を介して多結晶シリコンと接続させた(図2(c))。

【0036】上の方法においては、P型MOSトランジスタで説明を行ったが、N型MOSトランジスタでも同様である。また、ゲート電極層としてポリサイド電極構造を採用することができる。タングステンポリサイド、モリブデンポリサイド、クロムポリサイド、ニッケルポリサイド、チタンポリサイド、パナジウムポリサイド、白金ポリサイド、鉛ポリサイド、パラジウムポリサイド、マンガンポリサイド、鉄ポリサイド、コバルトポリサイド等であってもよい。また、資表プラズマのかわりに、酸果プラズマ、アンモニアプラズマ、H2Oプラズマ等で処理しても効果は同様である。

【0037】(実施例3)図3は、本発明によるMIS型半導体装置の製造装置及びその製造方法の一実施例であり、特にP型MOSトランジスタの場合について工程順に説明する。P型シリコン基板201上に、N型のウェル拡散層215を形成させた後、素子の活性領域202と厚い酸化版でおおわれた案子の分離領域203を形成した。初めに、1000℃乾燥酸素中、40分熱酸化して、40nmのゲート酸化模204を形成させた。このゲート酸化膜の上部に第1アモルファスシリコン層205を堆積させた。形成条件としては、550℃の雰囲気中でシランの熱分解によって行なわれ、20nm堆積した。

【0038】つぎに、空表雰囲気中で第1アモルファスシリコン層205を選化させた。この時の選化条件は、温度1000℃、空軽変量15 [リットル/分]、時間30秒であった。これにより、第1アモルファスシリコン層の上には1.5nm程度の窒化シリコン層212が形成される。次に、第1多結晶シリコン膜206を堆積させた。形成条件としては、620℃の雰囲気中でシランの熱分解によって行なわれ、400nm堆積した(図3(a))。

【0039】この後フォトリソグラフィー技術とエッチング技術によって、ポリシリコン層を加工し、ゲート電極層208として形成させた。次に、900℃の温度で

乾燥酸素中20分熱処理をした。次に、Pチャネルトランジスタ部分にはソース、ドレイン領域および、ゲート電極層の基準型を決めるために、P型不純物として、たとえば観光イオン211を15keVで5×1015[個/cm2]を導入した。(図3(b))この、ソース、ドレイン領域への不純物の導入はゲート電極層に対して自己整合的に行なわれるために、NチャネルMOSトランジスタのゲート電極層中にはN型不純物が、PチャネルMOSトランジスターのゲート電極層中にはP型不純物が導入されている。さらに、導入させたN型、P型不純物を活性化さなるために、950℃の不活性ガス雰囲気中で20分無処理を行なった。この熱処理によっても、室化シリコン層212の進にトランジスタのしきい値電圧がシフトしたり、いわめる突き抜け現象が現れる等の特性の劣化はない。

【0040】この後層間絶疑膜を形成した後、配線層であるアルミニウムを接続孔を介して多結晶シリコンと接続させた(図3(c))。

【0041】上の方法においては、P型MOSトランジスタで設明を行ったが、N型MOSトランジスタでも同意である。また、ゲート電極層としてポリサイド電極構造を採用することができる。タングステンポリサイド、モリブデンポリサイド、クロムポリサイド、ニッケルポリサイド、チタンポリサイド、バナジウムポリサイド、白金ポリサイド、鉛ポリサイド、パラジウムポリサイド、ロ金ポリサイド、鉛ポリサイド、ボラジウムポリサイド、マンガンポリサイド、鉄ポリサイド、コバルトポリサイド等であってもよい。また、資素のかわりに、酸素、アンモニア、H2O等で処理しても効果は回様である。

【0042】(実施例4)図4は、本発明によるMIS型半導体装置の製造装置及びその製造方法の一実施例であり、特にP型MOSトランジスタの場合について工程順に説明する。P型シリコン基板201上に、N型のウェル拡散層215を形成させた後、裏子の活性領域202と厚い酸化膜でおおわれた裏子の分離領域203を形成した。初めに、1000℃乾燥酸素中、40分数酸化して、40nmのゲート酸化膜204を形成させた。このゲート酸化膜の上部に第1アモルファスシリコン層205を堆積させた。形成条件としては、550℃の雰囲気中でシランの熱分解によって行なわれ、20nm堆積した。

【0043】つぎに、純水溶液中に第1アモルファスシリコン層205を浸せきさせた。この時の溶液の条件は、純水15リットル、液温80度、時間15分であった。これにより、第1アモルファスシリコン層の上には1nm程度の窒化シリコン層212が形成される。次に、第1多結晶シリコン膜206を堆積させた。形成条件としては、620℃の雰囲気中でシランの熱分解によって行なわれ、400nm堆積した(図4(a))。【0044】この後フォトリソグラフィー技術とエッチ

FROM 吉田・吉竹・有田特許事務所 06-6945-

ング技術によって、ポリシリコン層を加工し、ゲート電 極南208として形成させた。次に、900℃の温度で 乾燥酸素中20分裂処理をした。 次に、 Pチャネルトラ ンジスタ部分にはソース、ドレイン領域および、ゲート 電極層の導電型を決めるために、P型不製物として、た とえば研究イオン211を15keVで5×1016[個 /cm2】 を導入した。(図4(b)) この、ソース、 ドレイン部域への不純物の導入はゲート電極層に対して 自己整合的に行なわれるために、NチャネルMOSトラ ンジスタのゲート電極層中にはN型不純物が、Pチャネ JUMOSトランジスターのゲート電極層中にはP型不純 物が導入されている。さらに、導入させたN型、P型不 純物を活性化させるために、950℃の不活性ガス雰囲 気中で20分割処理を行なった。この製処理によって も、空化シリコン暦212の為にトランジスタのしきい 値管圧がシフトしたり、いわゆる突き抜け現象が現れる 等の特性の劣化はない。

【0045】この後尾脳機構験を形成した後、配縁層であるアルミニウムを接続孔を介して多結晶シリコンと接続させた(図4(c))。

【0046】上の方法においては、P型MOSトランジスタで説明を行ったが、N型MOSトランジスタでも同様である。また、ゲート電極層としてポリサイド電極構造を採用することができる。タングステンポリサイド、モリブデンポリサイド、クロムポリサイド、ニッケルポリサイド、チタンポリサイド、パナジウムポリサイド、白金ポリサイド、鉛ポリサイド、パラジウムポリサイド、白金ポリサイド、鉛ポリサイド、パラジウムポリサイド、マンガンポリサイド、鉄ポリサイド、コバルトポリサイド等であってもよい。また、純水のかわりに、運酸化水素、過酸化水素水溶液、硫酸、硫酸水溶液、アンモニア水溶液、水酸化カリウム水溶液、メタノール、エタノール、イソプロピルアルコール、酢酸水溶液、硫酸水溶液、溶液水溶液、水酸化カリウム水溶液、メタノール、エタノール、イソプロピルアルコール、酢酸水溶液、硫酸水溶液、硫酸水溶液等、あるいはこれらの素気溶血気中で処理しても効果は同様である。

[0047]

【発明の効果】以上本発明によれば、トランジスタへの不純物導入後の無処理温度及び時間に余裕をもたせることが出来るようになったため、不純物導入時に形成される結晶欠陥を十分回復させることが出来るようになり、乗子の信頼性を向上させることが可能になった。また、導入した不純物のイオン化率を高めることが出来るようになったため、ポリシリコン層の抵抗を下げることができ、また、ポリサイド電極層の場合は、シリサイド層とポリシリコンの接触抵抗を下げることができたため、、トランジスタの最大動作速度を従来より5パーセント程

度向上させることができ、スレショルド電圧の変動を O. O5V程度に押されることが可能となり、無検回路 の性能を向上させることが出来た。

【図面の簡単な説明】

【図1】本発明のMIS型半導体被関数造方法の一実施例の工程部面図である。

【図2】本発明のMIS型半導体装置数度方法の一実施例の工程的面図である。

【図3】本発明のMIS型半導体装置制造方法の一実施例の工程的面図である。

【図4】本発明のMIS型半導体装置製造方法の一実施例の工程新面図である。

【図5】従来のMIS型半導体装置制造方法の一実施列の工程動面図である。

【符号の説明】

- 101 ・・・シリコン基板
- 102 ・・・ゲート酸化膜
- 103 •••原小酸化脑障
- 107 ・・・第1多結晶シリコン層
- 108 ・・・ゲート電極層
- 109 ・・・酸化磺菪
- 110 ・・・層間酸化シリコン膜
- 111 ・・・桝イオン
- 112 ・・・確素イオン
- 113 ・・・ 砒素イオン
- 114 ・・・拡散層
- 115 ・・・ウエル拡散層
- 110 · · · CVD酸化課
- 111 ・・・アルミニウム
- 201 ・・・シリコン基板
- 202 ・・・素子の活性領域
- 203 · · · 美子分階額収
- 204 ・・・ゲート酸化膜 205 ・・・第1 アモルファスシリコン
- 206 ・・・第1多結晶シリコン
- 207 ・・・イオン化酸素
- 208 ・・・ゲート電極層
- 209 ・・・ソース領域
- 210 ・・・ドレイン領域
- 211 ・・・イオン化磁素
- 212 ・・・窒化シリコン層
- 215 ・・・ウエル拡散層
- 216 ・・・酸化シリコン膜
- 217 ・・・ 層間絶婦膜
- 218 ・・・アルミニウム

